RISC-V CPUの世界観です。
RISC-Vは、カリフォルニア大学バークレー校（UCB）によって開発された、オープンソースなISA（命令セットアーキテクチャ）。
UCBのRISCアーキテクチャとしては五世代目に当たるためV（ファイブ）という名前が名付けられている。
特徴は、ISAの仕様がオープンソースライセンスで公開され、非営利団体によって管理されていること。
クローズドの最後の牙城で、Intelが事実上の標準だったISAにおいて、オープンソースの新しいISAとして注目を浴びており、MicrosoftやGoogleなども参加している。
長い間、Intelの「ムーアの法則」、すなわち「半導体の集積率は18か月で2倍になる」という法則のもとで、爆発的に向上してきたIntel CPUの動作クロック周波数だったが、近年、それが頭打ち（スローダウン）してきた。
それでもCPUの動作速度を上げるために、Intelなどはマルチコア化を行って速度を向上させようと取り組んできたが、マルチコアには並列処理のできない直列処理の部分が全体の動作速度のボトルネックになる（タスク全体の速度を決めてしまう）という問題がある。
これに対して、業界の大企業からは、汎用的な命令を定めるのではなく、特定の処理に専門化した命令セットを定める、つまり「専用プロセッサ」とすることで、CPUの動作速度を向上させることができないか、という要請があった。
RISC-Vの命令セットはは、オープンソースで公開されており、ロイヤリティフリーでRISC-Vの実装を製造することができ、また新しく将来性を見据えて設計されており、基本的な命令は最小限で、拡張することを念頭において設計されている。
RISC-Vの拡張は許されているだけではなく「推奨」されており、それぞれのRISC-VのCPUの製造元が独自に「拡張」することで、専用プロセッサを自由に開発できる。
LinuxやFreeBSD・NetBSDなどでは、RISC-Vに対する（暫定的な）対応を行っている。
ロイヤリティフリーかつオープンソースであるため、誰でも使用料を払わずに、また契約完了まで待つことなくすぐにRISC-Vプロセッサを製造することができる。
このため、たとえば大学の研究でLinuxの動くRISC-V CPUを製造した、などという人も居る。
命令セットとしては、MIPSに近いということである。